以原子層化學氣相沉積之高介電薄膜 於金氧半場效電晶體的應用

Atomic-Layer-Deposited High- κ Dielectrics Used as the Gate Oxides for the MOSFET Application

邱彦凱、張哲豪、吳泰伯 Yan-Kai Chiou, Che-Hao Chang, Tai-Bor Wu

> 隨著金氧半場效電晶體元件的尺寸不斷縮小,傳統的氧化矽已經到達了極限,解決此問題的 方法是使用高介電薄膜來取代氧化砂。在眾多高介電薄膜材料中,由於氧化鉿不錯的性質使 其受到很大的重視。另一方面,由於相當不錯的厚度控制與膜厚均勻性且是一種較低溫製 程,使得原子層化學氣相沉積是一用來鍍製高介電材料重要的技術。在我們的研究中成功的 鍍製氧化鉿薄膜在四吋的矽基板上,得到相當好的膜厚均勻性 (STDEV (%)-0.53%) 及一線 性的鍍率約 0.095 (奈米/鍍膜循環數),此外,製作成金氧半電容器也得到令人滿意的電性 表現。

> With the further shrinking of the MOSFET device dimension, the conventional SiO₂ thin film as gate oxide reaches its limit. Replacement of SiO₂ with other high- κ dielectrics is the solution. Among the high- κ candidates, hafnium oxide (HfO₂) has attracted much attention due to its suitable properties. On the other hand, atomic-layer-deposition (ALD) is an important method to deposit high- κ dielectrics due to its excellent thickness and uniformity control, as well as low-temperature deposition ability. In our work, we demonstrate the successful deposition of HfO₂ thin films on the silicon substrate. Excellent thickness uniformity (STDEV (%) ~ 0.53%) on a four-inch-wafer range with a constant growth rate of ~0.95 nm/cycle was obtained. Besides, the satisfactory electrical properties of MOS capacitor with HfO₂ as gate oxide were also obtained.

一、前言

隨著半導體元件的尺寸不斷的微小化,原本應 用於金屬-氧化層-半導體(金氧半)場效電晶體 之氧化矽層已逐漸不敷使用。氧化矽擁有絕佳的絕 緣性與熱穩定性,並且可以熱氧化法成長於矽晶圓 上,厚度與均匀性都可以精確控制,且其自然的與 矽晶圓形成良好的介面,是一非常好的絕緣層材 料。然而當半導體元件尺寸不斷縮小,操作電壓必 須隨著縮小,氧化矽層膜厚也跟著越來越薄,由直



圖 1. 漏電流密度隨著絕緣層膜厚變薄而急劇上升。

接穿隧所貢獻的漏電流也急劇上升,如圖1顯示。 另外,整個電晶體元件的可靠度也會因為過大的漏 電流而下降。由於這兩個主要的原因,使得我們不 得不考慮使用較高介電常數的材料來取代氧化矽 (介電常數較低,約 3.9),因為高介電薄膜材料可 以採用較厚的膜層來抑制直接穿隧的漏電流貢獻, 且在較低操作電壓還可維持一樣的閘極電容密度來 控制電晶體的開關。

圖 2 是英特爾於 2004 年所預測的一個電晶體 元件未來發展圖⁽¹⁾,由圖中我們可以看到高介電材 料於 45 nm 之後將跟著金屬閘極一起使用於電晶體 中。為了找到一個適合的高介電材料來取代氧化 矽,以下列舉了一些必須具備的條件⁽²⁾:

- 1.擁有高的介電常數,約在10-30。
- 2. 擁有大於 5 eV 的能隙寬度與足夠的能帶差 (與矽 比較,通常希望在導帶之能帶差可以大於 1 eV)。
- 擁有不錯的熱穩定性,包含材料本身及其與矽基 板間的穩定性。
- 4.擁有不錯的電性表現,包含較低的介面缺陷密度、氧化層捕獲密度及固定氧化層密度。
- 5.擁有與矽電晶體製程良好的匹配性。

不幸的是,目前沒有一種高介電材料可以完全 满足以上所有的條件,例如氧化钽、氧化鈦及鈦酸 緦…等材料由於較小的能矽寬度與能帶差,使得其 在漏電流的表現上不符需求,另外,他們的與矽的 熱穩定性也不佳,容易形成介面層(金屬矽氧化物) 而拖累閘極電容。在考慮與矽介面的熱穩定性之條 件下,只剩下氧化鋁、氧化铪、氧化锆、氧化钇、 氧化鈧或是一些鑭系的氧化物像氧化鑭、氧化鐠… 等。然而在這些選擇中,氧化鋁及氧化釔的介電常 數不夠高,氧化鑭及氧化鐠雖然有較高介電常數, 但是其易與空氣中的水氣反應,氧化鋯雖然擁有與 氧化铪差不多的材料性質,但是其稍微較容易與矽 基板形成金屬矽化物(3)。基於上述的理由,氧化给 是近來被研究的最熱門高介電材料⁽⁴⁻⁷⁾,圖3是我 們整理 2002 至 2004 年一些有關高介電材料研究所 發表的文獻做出的統計,由圖中可以看到研究氧化 铪的數量招渦總量的50%。



圖 2. 英特爾於 2004 年所預測未來 電晶體元件發展圖⁽¹⁾。





二、高介電原子層沉積製程

傳統的氧化矽層是以熱氧化法來成長,而高介 電材料則必須用鍍製的方法來成長,此時選擇鍍製 的工具就變得十分重要,因為其會深深影響鍍製薄 膜的品質。圖4為1995至2004年間一些鍍膜技術 應用於成長高介電材料薄膜的統計圖,由圖中顯示 原子層化學氣相沉積(ALD)的比例逐漸增加,主 要是此種鍍膜技術應用於超薄電晶體閘極氧化層非 常合適,以下將介紹此種鍍膜技術。

原子層化學氣相沉積主要是以表面的飽和吸附 為基礎所發展出來的薄膜沉積技術。簡單的來說, 其流程是以不斷重複的循環 (cycle) 組成,每一個 循環分為四個步驟 (step):

- 1. 通入 A 先驅物進反應腔體 (例如金屬先驅物) 與 基板形成化學吸附。
- 2. 通入氩氣進入反應腔體帶走未吸附的先驅物。
- 3. 通入 B 先驅物進反應腔體 (例如水氣) 與吸附的 A 先驅物反應。
- 4. 通入氫氣進入反應腔體帶走未吸附的先驅物與反 應後的副產物

圖 5 是取自 Cambridge NanoTech 網站有關以 三甲基鋁 (TMA) 及水氣反應形成氧化鋁之示意 圖,顯示原子層化學氣相沉積的一個完整循環⁽⁸⁾。 由於每一個循環都控制在表面的飽和吸附,使得每 一個循環所鍍製的膜厚皆相同,也就是可以由循環 數來精確的控制所要鍍製的膜厚,且一個循環所鍍 製的膜厚非常薄 (~0.1 nm)。另一方面,均匀性也 因為每一循環皆控制在表面飽和吸附而相當良好, 因此可以用原子層化學氣相沉積鍍製超薄且均匀的 薄膜,非常適合應用於閘極絕緣層成長。



圖 4. 1995 至 2004 年間一 些鍍膜技術應用於成 長高介電材料薄膜的 統計圖。



圖 5.原子層化學氣相沉積的一個完整循環,以三甲基鋁 (TMA) 及水氣反應形成氧化鋁為例⁽⁸⁾。(a) 通入三 甲基鋁 (TMA),(b) 表面化學吸附,(c) 飽和化學吸附,(d) 通入水氣,(e) 氧化反應及 (f) 單循環原子層 沉積完成。

圖 6 表列出一些鍍膜技術的比較⁽⁸⁾,由表中可 以清楚的看到原子層化學氣相沉積的優勢。基於上 述原因,為了研究高介電常數薄膜於金屬-氧化層 -半導體結構下的應用,我們實驗室於 2004 年也 自行組裝了一台原子層化學氣相沉積機台,放置於 國立清華大學工程三館奈微米無塵室中。圖 7 為此 機台之照片,此機台備有包括鉿、鋁、矽及鈦四元 素的金屬先驅物與水做為氧化劑,且裝有平板電漿 系統。以下將簡介一下我們實驗室使用此台原子層 化學氣相沉積鍍製氧化鉿薄膜於金屬-氧化層-半 導體 (MOS) 結構下的成果。 我們採用 *p*-type (100),片電阻為 5 Ω ·cm 之 矽晶片作為基底。經由 RCA 標準清理程序進行晶 片表面潔淨處理後,將晶片置入稀釋之氫氟酸溶液 (HF:H₂O = 1:100)以去除矽晶片上之原生氧化層 (native oxide),接著將清洗後的晶片送入 ALD 腔體 內準備沉積氧化鉿,腔體的真空度為 3 × 10⁻⁷ Torr 製程壓力為 1 Torr,使用 tetrakis(ethylmethylamino) hafnium [TEMAH, Hf[N(C₂H₅)(CH₃)]₄]做為 Hf 之先 驅原料,並用 H₂O 當作氧化劑。製程的每一循環 週期秒數為 2/3/2/3 秒,分別代表金屬先驅物通入 秒數/清潔秒數/水氣通入秒數/清潔秒數。HfO₂

Method	ALD	MBE	CVD	Sputter	Evapor	PLD
Thickness Uniformity	good	fair	good	good	fair	fair
Film Density	good	good	good	good	poor	good
Step Coverage	good	poor	varies	poor	poor	poor
Interface Quality	good	good	varies	poor	good	varies
Number of Materials	fair	good	poor	good	fair	poor
Low Temp. Deposition	good	good	varies	good	good	good
Deposition Rate	fair	poor	good	good	good	good
Industrial Applicability	good	fair	good	good	good	poor

圖 6.一些鍍膜技術的比較表⁽⁸⁾。



圖 7. 自行組裝之原子層化學氣相沉積機台照片。

沉積完畢後,緊接著進行快速熱退火步驟,以去除 氧化層中的缺陷,並於退火時通入氮氣避免矽基板 氧化。接著以緩衝氧化矽蝕刻液 (buffer oxide etcher, BOE) 去除晶片背面之原生氧化層,並送入 蒸鍍機 (evaporator) 蒸鍍背面 Au/Ti 作為接觸電 極。元件製作完成後則分別進行電性量測及材料分 析。

三、高介電原子層沉積膜之特性

圖 8 顯示氧化鉿 (500 cycles) 成長於矽晶圓上 之膜厚分布圖,此圖是經由 69 點平均分布在矽晶 圓上的橢圓儀量測所得到。由計算可以得知,整體 膜厚的標準差 (STDEV) 約為 0.53%,而最大最小 差 (MAX-MIN/mean) 約為 1%。由此數據我們可以 確認由 ALD 所鍍製出來的氧化鉿薄膜,其均匀性 是非常好的。而圖 9 則展示了 ALD 線性成長的特



圖 8.氧化鉿 (500 cycles) 成長於矽晶圓上之膜厚分 布圖。



圖 9. 氧化鉿薄膜厚度對鍍製循環數的作圖。

性,由圖中可以看到膜厚與鍍製循環數 (cycles) 呈線性正比,由斜率可以得知平均鍍膜速率約為 0.095 (nm/cycle)。

而電性表現方面,圖 10 所示為不同厚度 ALD 鍍製之氧化給為閘極絕緣層之 MOS 電容 C-V 特 性。隨著膜厚降低 (100 cycles to 50 cycles),電容 值明顯上升,而等效氧化層厚度 (EOT) 也從 2.32 nm下降到 1.69 nm。另一方面,平帶電壓也隨著膜 厚降低往正電壓方向飄動,代表其氧化層中之固定 電荷為正。當進一步將膜厚鍍製到 40 cyles,由圖 11 中可以到看到經由 NCSU-CVC 模型去模擬 100 kHz 之 C-V 特性扣除量子力學 (QM)效應後⁽⁹⁾,可 得到氧化給薄膜之等效厚度 (EOT) 約為 1.39 nm。



圖 10. 不同厚度氧化鉿薄膜之電容對電壓曲線。



圖 11. 氧化鉿薄膜 (40 cycles) 之 EOT=1.39 nm 之 C-V特性。

圖 12 則為以 ALD 成長之氧化鉛為閘極絕緣層 之 MOS 電容電流-電壓 (*I-V*) 曲線,可以看到隨 著膜厚的降低,其漏電機制逐漸轉變為以直接穿隧 為主的漏電機制,且隨著後沉積退火 (PDA) 溫度 的逐漸上升,其崩潰電壓逐漸上升,主要是由於界 面層變厚導致整體膜厚變厚,因而在較大電壓下才 崩潰,其崩潰電場介於 5-5.5 MV/cm,與其本質 崩潰的電場相當。

為了了解以 ALD 鍍製之氧化鉿薄膜的介電常 數,我們製作了等效氧化層厚度對物理厚度的關係 圖,結果如圖 13 所示。從圖中的斜率可以推出氧 化鉿薄膜的介電常數約為 17.8,而介面層貢獻的等



圖 12. 不同厚度之氧化鉿薄膜之 I-V 特性。



圖 13. 氧化鉿薄膜之等效氧化層厚度對物理厚度的 關係圖。

效厚度約為 0.676 nm,經由 TEM 分析,如圖 14 所示,以所看到的介面層厚度進行計算,介面層的 介電常數約為 5.8,應該是鉛的矽氧化物。

就材料分析而言,從圖 15 中 XPS 之分析可以 看出,氧化鉿與矽基板間隨著 PDA 溫度的上升, 其界面層越來越厚且其成分逐漸由 Hf-O-Si 轉變為 SiO_x。界面層厚度也逐漸增厚,這從 TEM 之分析 中也得到一樣的驗證。而從圖 16 中可以看出氧化 鉿薄膜其起始結晶溫度約 500 °C,而較薄的氧化 鉿薄膜其起始結晶溫度提升到約 600 °C,且氧化 鉿結晶相是單斜晶 (monoclinic) 多晶相。



圖 14. 不同後沉積熱處理溫度下的氧 化鉿於矽基板上之 TEM 分析 圖。

四、結論

總結而言,本實驗室已成功地開發出 ALD 系統,用在 HfO₂ 薄膜沉積於矽晶圓上均匀性、成分比、鍍率、界面上皆有良好之控制性。而電性表現方面,不論電容-電壓或是漏電流-電壓皆有不錯的特性,足見 ALD 系統於金屬-氧化層-半導體場效電晶體上的應用有非常大的潛力與市場。

參考文獻

- 1. R. Chou, ICSTCT 2004 Presentation.
- 2. M. Houssa, L. Pantisano, L.-A . Ragnarsson, R. Degraeve, T.



圖 15. 以 XPS 所分析 Si 元素得到之界面層厚度及 價態之結果。

Schram, G. Pourtois, S. De Gendt, G. Groeseneken, and M. M. Heyns, *Materials Science and Engineering*, **R 51**, 37 (2006).

- M. Gutowski, J. E. Jaffe, C.-L. Liu, M. Stoker, R. I. Hegde, R. S. Rai, and P. J. Tobin, *Appl. Phys. Lett.*, 80, 1897 (2002).
- L. Kang, K. Onishi, Y. Jeon, B. H. Lee, C. Kang, W.-J. Qi, R. Nieh, S. Gopalan, R. Choi, and J. C. Lee, *Tech. Dig. Int. Electron Devices Meet.*, 35 (2000).
- K. J. Choi, J. B. Park, and S. G. Yoon, J. Electrochem. Soc. 150, 4, F75 (2005).
- G. D. Wilk, R. M. Wallace, and J. M. Anthony, J. Appl. Phys., 89, 5243 (2001).
- J. Schaeffer, N. V. Edwards, R. Liu, D. Roan, a B. Hradsky, R. Gregory, J. Kulik, E. Duda, L. Contreras, J. Christiansen, S. Zollner, P. Tobin, B.-Y. Nguyen, a R. Nieh, a M. Ramon, R. Rao, R. Hegde, R. Rai, J. Baker, and S. Voight, *J. Electrochem.*



圖 16. 經過不同熱處理溫度下氧化鉿薄膜結晶分析。

Soc. 150, 4, F67 (2003)

- available on line: http://www.cambridgenanotech.com/ index.php
- 9. J. R. Hauser and K. Ahmed, *Characterization and Metrology* for ULSI Technology, 235, (1998)
- 邱彦凱先生現為國立清華大學材料科學與工程研究所 博士班學生。
- 張哲豪先生為國立清華大學材料科學與工程博士,現
 任台灣積體電路股份有限公司工程師。
- · 吳泰伯先生為美國西北大學材料科學與工程博士,現
 任國立清華大學材料科學與工程研究所教授。

- Yan-Kai Chiou is currently a Ph.D. student in the Institute of Materials Science and Engineering at National Tsing Hua University.
- Che-Hao Chang received his Ph.D. in materials science and engineering from National Tsing Hua University. He is currently an engineer in the Taiwan Semiconductor Manufacturing Company Limited.
- Tai-Bor Wu received his Ph.D. in materials science and engineering from Northwestern University, USA. He is currently a professor in the Institute of Materials Science and Engineering at National Tsing Hua University.